(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-298370 (P2003-298370A)

(43)公開日 平成15年10月17日(2003.10.17)


(51) Int.Cl. ⁷		識別記号	FI			テーマコート*(参考)
H03F	3/60		H03F	3/60		5 J O 6 7
	1/22			1/22		5 J O 6 9
	3/68			3/68		B 5J092
						5 J 5 O O
			審査請求	未請求	請求項の数7	OL (全 13 頁)
(21)出願番号	•	特膜2002-94316(P2002-94316)	(71) 出礦人			
(00) 山麓田		₩#14#= 2 E20E (2000 2 20)			以工業株式会社	
(22)出顧日		平成14年3月29日(2002.3.29)	(72)発明者		「整体」 「関係」 「関係」 「関係」 「関係」 「関係」 「関係」 「関係」 「関係	1日 (金12号
			(化)兜明有			T日7季10县 研究局
					おおとなれて	丁目7番12号 沖電気
			(74)代理人			
			(14)144		t 大垣 孝	
				开埋.		
						最終頁に続く
			1			

(54) 【発明の名称】 分布型増幅器

(57)【要約】

【課題】 ソース接地トランジスタとゲート接地トランジスタとからなるカスコード増幅回路を複数個備える分布型増幅器の、出力波形の変化を抑制する。

【解決手段】 ソース接地トランジスタ101-1~101-8のソースをソース電位入力端子114-1~114-8に接続し、これらのソース電位を個別に設定する。端子114-1~114-8に印加されるソース電位VS1~VS8のうち、零種類以上を+0.8ボルトに設定し、他を零ボルトに設定する。ソース電位が+0.8ボルトのソース接地トランジスタの電圧ゲインは零となり、増幅器全体の電圧ゲインに寄与しない。ソース電位が零ボルトのソース接地トランジスタは、電圧ゲインに寄与し、良好な波形の増幅信号を出力する。ソース電位が零ボルトのソース接地トランジスタの個数により、電圧ゲインの大小を調節できる。



20

【特許請求の範囲】

【請求項1】 共通の入力端子から供給された信号を入力して、増幅後の前記信号を共通の出力端子に供給する、複数の増幅回路を備える分布型増幅器であって、前記増幅回路のゲインを、当該増幅回路毎に、個別に設定するように構成されたことを特徴とする分布型増幅

【請求項2】 入力端子と、出力端子と、複数の増幅回路とを有し、

前記複数の増幅回路は、互いに並列に接続され、 前記複数の増幅回路は、前記入力端子と前記出力端子と にそれぞれ接続されている、

ことを特徴とする請求項1 に記載の分布型増幅器。

【請求項3】 前記増幅回路は、第1端子が接地された 第1トランジスタと、制御端子が接地された第2トラン ジスタとを有し、

前記第1トランジスタの第2端子と前記第2トランジスタの第1端子とが接続されており、

前記第1トランジスタの制御端子は前記入力端子に接続 され、

前記第2トランジスタの第2端子は前記出力端子に接続 されていること、

を特徴とする請求項2に記載の分布型増幅器。

【請求項4】 前記増幅回路のゲインが、前記第1トランジスタの第1端子の電位によって設定されることを特徴とする請求項3に記載の分布型増幅器。

【請求項5】 前記増幅回路のゲインが、前記第2トランジスタの制御端子のバイアス電位によって設定されることを特徴とする請求項3に記載の分布型増幅器。

【請求項6】 前記増幅回路のゲインが、前記第1トラ 30 ンジスタの制御端子のバイアス電位によって設定される ことを特徴とする請求項3に記載の分布型増幅器。

【請求項7】 前記増幅回路が、ゲインを実質的に零にすることができ、且つ、入力信号電位 - ゲイン曲線が実質的に対象となる位置に動作点を設定することができるように、構成されたことを特徴とする分布型増幅器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、分布型増幅器に関する。との発明に係る分布型増幅器は、例えば、光通 40 信システム等で使用される広帯域電圧増幅器に適用される。

[0002]

回路図である。

【従来の技術】従来より、広帯域の信号を増幅する増幅器として、分布型増幅器が知られている。分布型増幅器としては、例えば、2001年電子情報通信学会エレクトロニクスソサイエティ大会草稿集第53頁「69GHz広帯域分布型増幅器」(小川等)が知られている。 【0003】図7は、かかる分布型増幅器の構成を示す 【0004】分布型増幅器700は、ソース接地の電界効果トランジスタ701-1~701-8と、ゲート接地の電界効果トランジスタ702-1~702-8とを備えている。ソース接地トランジスタ701-1~701-8のドレインは、対応するゲート接地トランジスタ702-1~702-8のソースに、それぞれ接続される。とのように、ソース接地の増幅トランジスタとゲート接地の増幅トランジスタとを組み合わせてなる増幅回路は、カスコード増幅回路と称される。図7の例では、8個のカスコード増幅回路が設けられている。すなわち、との分布型増幅器700は8セクション構成になっている。

【0005】ソース接地トランジスタ701-1~701-8のソースは、グランドラインに共通接続されている。また、ゲート接地トランジスタ702-1~702-8のゲートは、VC電源に共通接続されている。【0006】ソース接地トランジスタ701-1~701-8のゲートは、信号入力端子711に接続される。信号入力端子711からは、信号INが入力される。【0007】ゲート接地トランジスタ702-1~70

【0007】ゲート接地トランジスタ702-1~702-8のドレインは、信号出力端子712に接続される。信号出力端子712からは、信号OUTが出力される。また、この信号出力端子712には、図示しない外付けバイアス回路によって、電源電位VDDが印加される。

【0008】ソース接地トランジスタ701-1~701-8やゲート接地トランジスタ702-1~702-8の間に接続する伝送経路としては、コプレーナ伝送線路703-1~703-8、704-1~704-8、705-1~705-8、706-1~706-8が使用される。

【0009】コプレーナ伝送線路703-1~703-8からなる伝送線路は、終端抵抗707およびキャパシタ708を介してグランドラインに接続される。終端抵抗707とキャパシタ708との間には、バイアス入力端子713が接続される。バイアス入力端子713が接続される。バイアス入力端子713は、キャパシタ708のキャパシタンスを十分に大きくできない場合に他のキャパシタを外付けするために使用され、さらには、ソース接地トランジスタ701-1~701-8のゲートバイアスTMIを供給するためにも使用される。ここで、ゲートバイアスTMIを供給する場合、バイアス入力端子713には、直流成分をカットするための、図示しない外付け回路を接続する必要がある。

【0010】コプレーナ伝送線路706-1~706-8からなる伝送線路は、終端抵抗709およびキャパシタ710を介して、グランドラインに接続される。終端 抵抗709とキャパシタ710との間には、端子714 が接続される。この端子714は、キャパシタ710の 50 キャパシタンスが不十分な場合に、他のキャパシタンス

を外付けするために使用される。ここで、信号出力端子 712には、図示しない終端抵抗が外付けされる。すな わち、この分布型増幅器700では、2個の出力側終端 抵抗が使用される。これらの出力側終端抵抗は、ゲート 接地トランジスタ702-1~702-8側から見て、 並列に接続されていることになる。

【0011】このような構成の回路は、電位VDD,V C、TM 1を適当に設定することにより、広帯域増幅器 として機能させることができる。この分布型増幅器の電 圧ゲインG vは、下式(1)で与えられる。式(1)に 10 おいて、nはセッション数、gmはlセクション当たり の相互コンダクタンスである。また、RL/2は、2個 の出力側終端抵抗の合成値である。

[0012]

 $Gv = n \cdot gm \cdot RL/2$ \cdots (1)

通常は、電位TMI、すなわちソース接地トランジスタ 701-1~701-8のゲートバイアスを変化させる ことによって、分布型増幅器の電圧ゲインG v を設定す る。電位TMIを変化させることにより、各ソース接地 間電圧が変化し、とれによって相互コンダクタンスgm が変化するので、電圧ゲインGvを変化させることがで きる。電位TM I を使用する場合、電圧ゲインG v を零 から最大値Gvmaxまで、連続的に変化させることが できる。

[0013]

【発明が解決しようとする課題】しかしながら、図7の 分布型増幅器には、電圧ゲインG v を小さくするために 電位TMIを変化させると、出力信号波形までも変化し てしまうという欠点がある。このような波形変化は、か・30 かる出力信号を受信する装置にとって不都合となる場合 が多い。特に、光通信装置等で使用されるベースバンド デジタル信号を増幅するための分布型増幅器では、この 欠点の影響は顕著となる。

【0014】図8は、分布型増幅器700の入力波形お よび出力波形のシミュレーション結果を示している。と のシミュレーションでは、各トランジスタ701-1~ 701-8,702-1~702-8として、ゲート長 が0. 1 µmでゲート幅が40 µmのGaAs製P型H EMT (High Electron Mobility Transistor) を使用し 40 た。

【0015】図8(A)は、入力信号IN(図7参照) の波形を示している。入力信号INは、40Gbpsの 7段擬似ランダム信号で、振幅を0.5ポルト(すなわ ち0.5Vpp)とした。図8(A)に示したような波 形は、アイパターンと称される。アイパターンを用いて 波形を評価する場合、信号の立ち上がり部分と立ち下が り部分とのクロスポイントの位置が、重要なパラメータ となる。すなわち、クロスポイントの位置ずれが大きい ほど、信号波形の劣化が激しいと言える。多くの場合、 図8(A)に示したように、入力信号 INのクロスポイ ントは、ハイレベルとローレベルとのほぼ中央に位置す るように設定される。

【0016】図8 (B) は、電位TM I を零ポルトとし たときの出力信号OUTの波形を示している。このとき の電圧ゲインG v は、3.4であった。図8(B)から 解るように、出力信号OUTのクロスポイントの位置 は、入力信号 IN(図8(A)参照)のクロスポイント と同様、ハイレベルとローレベルとのほぼ中央である。 【0017】図8 (C) は、電位TMIを-0.25ボ ルトとしたときの出力信号OUTの波形を示している。 このときの電圧ゲインGvは、3.2であった。図8 (C)から解るように、出力信号OUTのクロスポイン トの位置は、図8(A)および(B)の波形よりも、や や上方にずれている。

【0018】図8 (D)は、電位TMIを-0.50ボ ルトとしたときの出力信号OUTの波形を示している。 とのときの電圧ゲインGvは、2.2であった。図8 (D) から解るように、出力信号OUTのクロスポイン トランジスタ701-1~701-8のゲート・ソース 20 トの位置は、図8(C)の波形よりも、さらに上方にず れている。

> 【0019】以下、クロスポイントがずれる理由につい て、図9を用いて説明する。図9は、ソース接地トラン ジスタ701-1~701-8における、ゲート・ソー ス間電圧Vgsと相互コンダクタンスgmとの関係を示 すグラフである。図9において、動作点b,c,dは、 ぞれぞれ、図8(B)、(C)、(D)の波形に対応す

> 【0020】上式(1)から解るように、相互コンダク タンスgmは電圧ゲインGvに比例し、このため、相互 コンダクタンスgmが大きくなれば電圧ゲインGvも大 きくなる。さらに、図9に示したように、ゲート・ソー ス間電圧Vgsを変化させることにより、相互コンダク タンスgmが変化する。したがって、ゲート・ソース間 電圧Vgsを変化させることにより、分布型増幅器の電 圧ゲインG vも変化する。

【0021】上述したように、波形の変化は、図8 (B) →図8 (C) →図8 (D) の順でで激しくなる。 とれを図9の動作点に当てはめると、b→c→dの順で 波形の変化が激しくなることになる。このことから、g m曲線の傾きが大きい領域に位置する動作点ほど、波形 の変化が激しくなることが解る。図8の例のように、入 力信号 I Nの振幅が 0.5 V p p の場合、ソース接地ト ランジスタ701-1~701-8のゲート・ソース間 電圧Vgsは動作点を中心に±0.25Vppの範囲で スイングする。したがって、動作点付近で曲線が傾いて いると、ゲート・ソース間電圧Vgsのスイングに伴っ て、相互コンダクタンスgmが変動し、このため電圧ゲ インも変動する。例えば、図9の動作点dや動作点cで 50 は、入力信号 I Nのローレベル付近では電圧ゲインG v

が小さくなり、入力信号INのハイレベル付近では電圧 ゲインが大きくなる。ここで、図7の分布型増幅器で は、出力信号OUTが、入力信号INに対して反転す る。したがって、出力信号OUTは、ハイレベル付近で は電圧ゲインG vが小さくなり、入力信号 I Nのローレ ベル付近では電圧ゲインGvが大きくなる。このため、 動作点がd,cの場合、ローレベル付近が強調された波 形の出力信号OUTが生成される。これによって、入力 信号INに対する出力信号OUTの歪みが生じ、クロス ポイントが上方にずれると考えられる。

【0022】一方、動作点がbの場合には、gm曲線は ±0.25 Vppの領域でほぼ左右対称になる。したが って、入力信号 I Nのローレベル付近の電圧ゲインG v とハイレベル付近の電圧ゲインGvとはほぼ同一になる ので、クロスポイントのずれがほとんど無く、したがっ て、良好な出力波形を得ることができる。

【0023】用途によっては、クロスポイントの位置 が、ハイレベルとローレベルとの中央付近からずれた位 置に意図的に設定される場合もある。このような場合で 位置からずれてしまう。このため、出力信号波形は、意 図した波形とは異なる波形になってしまう。

【0024】以上説明したように、図7の分布型増幅器 では、電位TMIを用いて電圧ゲインGvを制御すると とができるものの、電圧ゲインGvの設定値によっては 出力信号OUTの波形変化が激しくなってしまう。これ は、良質な波形が要求される用途では、非常に問題とな る。

[0025]

【課題を解決するための手段】との発明は、共通の入力 30 端子から供給された信号を入力して、増幅後の前記信号 を共通の出力端子に供給する、複数の増幅回路を備える 分布型増幅器に関する。

【0026】そして、増幅回路のゲインを、当該増幅回 路毎に、個別に設定するように構成されたことを特徴と する。

【0027】この発明に係る分布型増幅器によれば、増 幅回路ごとにゲインを設定することができ、したがっ て、出力信号の波形が良好になるようなゲインの組み合 わせを得ることができる。

[0028]

【発明の実施の形態】以下、この発明の実施の形態につ いて、図面を用いて説明する。なお、図中、各様成成分 の大きさ、形状および配置関係は、本発明が理解できる 程度に概略的に示してあるにすぎず、また、以下に説明 する数値的条件は単なる例示にすぎない。

【0029】第1の実施の形態

以下、この発明の第1の実施の形態に係る分布型増幅器 について、図1~図4を用いて説明する。

ース接地トランジスタのソース電位が共通でない点等 で、従来の分布型増幅器700(図7参照)と異なる。 【0031】図1は、この実施の形態に係る分布型増幅 器の構成を示す回路図である。

【0032】図1に示したように、この分布型増幅器1 00は、ソース接地電界効果トランジスタ101-1~ 101-8と、ゲート接地電界効果トランジスタ102 -1~102-8と、コプレーナ伝送線路103-1~ 103-8, $104-1\sim104-8$, $105-1\sim1$ 05-8, 106-1~106-8と、キャパシタ10 7-1~107-8, 108, 109と、抵抗110, 111と、信号入力端子112と、信号出力端子113 と、ソース電位入力端子114-1~114-8と、ゲ ートバイアス入力端子115とを備えている。

【0033】ソース接地トランジスタ101-1~10 1-8とゲート接地トランジスタ102-1~102-8とは、対応するものどうしのペアにより、それぞれ、 カスコード増幅回路を構成する。したがって、この分布 型増幅器は、8セクション構成である。但し、セクショ も、電位TMIの変化に応じて、クロスポイントが設定 20 ンの数は、信号帯域や電圧ゲインG v等に応じて任意に 決定するととができる。

【0034】ソース接地トランジスタ101-1~10 1-8としては、ゲート長が0. 1μmでゲート幅が4 0μmのGaAs製P型HEMTを使用した。各ソース 接地トランジスタ101-1~101-8の特性は、従 来のソース接地トランジスタ701-1~701-8 (図9参照)と同じである。ソース接地トランジスタ1 01-1~101-8の各ゲートは、それぞれ、コプレ ーナ伝送線路103-1~103-8を介して、信号入 力端子112に接続されている。また、ソース接地トラ ンジスタ101-1~101-8の各ソースは、ソース 電位入力端子114-1~114-8に接続されてい る。さらに、ソース接地トランジスタ101-1~10 1-8の各ソースは、後述のキャパシタ107-1~1 07-8を介して、グランドラインに接続される。 【0035】ゲート接地トランジスタ102-1~10 2-8としては、ソース接地トランジスタ101-1~ 101-8と同様、ゲート長が0.1μmでゲート幅が 40μmのGaAs製P型HEMTを使用した。ゲート 接地トランジスタ102-1~102-8のソースは、 コプレーナ伝送線路104-1~104-8を介して、 ソース接地トランジスタ101-1~101-8のドレ インに接続されている。また、ゲート接地トランジスタ 102-1~102-8のゲートは、ゲートバイアス入 力端子115に共通接続されている。さらに、ゲート接 地トランジスタ102-1~102-8のドレインは、 コプレーナ伝送線路105-1~105-8, 106-2~106-8を介して、信号出力端子113に接続さ

【0030】との実施の形態に係る分布型増幅器は、ソ 50 【0036】コブレーナ伝送線路103-1~103-

れている。

8, $104-1\sim104-8$, $105-1\sim105-$ 8, 106-1~106-8としては、従来と同じもの を使用することができるので、説明を省略する。

【0037】キャパシタ107-1~107-8は、上 述のように、ソース接地トランジスタ101-1~10 1-8のソースとグランドラインとの間に設けられる。 キャパシタ107-1~107-8を設けたのは、ソー ス接地トランジスタ101-1~101-8のソース を、広帯域にわたって安定に接地するためである。キャ パシタ107-1~107-8としては、用途によって 10 は、0.1μF程度の大きい静電容量のものを使用する 必要がある。そのような大容量のキャパシタをチップ上 に形成できない場合は、例えば、チップ上の100pF 程度のキャパシタを形成するとともに 0. 1 μ F 程度の キャパシタを外付することとすればよい。

【0038】キャパシタ108は、一端がゲートバイア ス入力端子115に接続され、他端がグランドラインに 接続されている。キャパシタ109は、一端が抵抗11 1を介してコプレーナ伝送線路106-1に接続され、 他端がグランドラインに接続されている。抵抗110 は、一端がコプレーナ伝送線路103-8に接続され、 他端がグランドラインに接続されている。 キャパシタ1 08は、ゲート接地トランジスタ102-1~102-8のゲートバイアスの安定化のために使用される。キャ パシタ109は、直流成分をカットして、対応する伝送 線路を交流終端とするために使用される。抵抗110 は、入力信号INに対する終端抵抗である。また、抵抗 111は、出力信号OUTに対する、一方の終端抵抗で ある。信号出力端子113には、他方の終端抵抗(図示 せず)が外付けされる。との実施の形態では、2個の終 30 端抵抗の値RLを同じ抵抗値(例えば50オーム)とす

【0039】次に、図1に示した分布型増幅器100の 動作について説明する。

【0040】分布型増幅器100の信号出力端子113 に、図示しない外付バイアス回路によって、電源電位V DDが印加される。この実施の形態では、電源電位VD Dを4ポルトに設定した。また、ゲートバイアス入力端 子115には、ゲートパイアス電位VCが印加される。 との実施の形態では、ゲートバイアス電位VCを2ボル トとした。さらに、ソース電位入力端子114-1~1 14-8には、ソース接地トランジスタ101-1~1 01-8のソース電位として、電位VS1~VS8が印 加される。この実施の形態では、電位VS1~VS8 を、それぞれ、零ポルトまたは+0.8ポルトのいずれ かとする。

【0041】最初に、ソース電位VS1~VS8をすべ て零ポルトとした場合を考える。この場合、分布型増幅 器100は、従来の分布型増幅器700(図7参照)と

ランジスタ101-1~101-8のゲート・ソース間 電圧は零ポルトなので、これらのトランジスタ101-1~101-8の動作点は、図9のb点となる。したが って、図9を用いて説明したように、変化の小さい良好 な出力波形を得ることができる。このときの分布型増幅 器100の電圧ゲインG v は、上式(1)のn に「8」 を代入した式で与えられる。

【0042】次に、ソース電位VS1を+0.8ボルト とし、他のソース電位VS2~VS8を客ボルトとした 場合を考える。ソース接地トランジスタ101-1のゲ ート・ソース間電圧は-0.8ボルトとなり、したがっ て、動作点は図9のe点となる。一方、他のソース接地 トランジスタ101-2~101-8のゲート・ソース 間電圧は零ポルトなので、動作点は図9のb点になる。 図9に示したように、動作点がe点のとき、ソース接地 トランジスタはピンチオフし、電圧ゲインは零である。 とのため、分布型増幅器100は、セクション数が7の 分布型増幅器として動作する。このときの分布型増幅器 100の電圧ゲインG vは、上式(1)のnに「7」を 20 代入した式で与えられる。したがって、電圧ゲインG v は、上述のn=8の場合よりも小さくなる。その一方 で、電圧ゲインが零でないソース接地トランジスタ10 1-2~101-8の動作点はすべてb点であるため、 変化の小さい良好な出力波形が得られる。

【0043】同様にして、ソース電位VS1~VS8の うち+0.8ボルトに設定されるものが多いほど、分布 型増幅器100の電圧ゲインGvは小さくなる。これに より、分布型増幅器100全体としての電圧ゲインG v を、n=0からn=8までの9段階に調整することがで きる。そして、出力信号OUTの波形は、電圧ゲインG vの大小に拘わらず、常に良好である。

【0044】図2は、周波数と電圧ゲインGvとの関係 を、上式(1)におばるnの値ごとに示したグラフであ る。図2から解るように、n=8のときの電圧ゲインG vは12程度であり、nの値が小さいほど電圧ゲインG vも小さくなる。このように、この実施の形態に係る分 布型増幅器100によれば、電圧ゲインGvの可変を良 好に行うことができた。さらに、nの値に拘わらず、周 波数と電圧ゲインGvとの関係を示す曲線を、十分に平 40 坦にすることができた。

【0045】図3(A)~(D)および図4(A)~ (D)は、分布型増幅器100の出力波形のシミュレー ション結果を示している。入力信号INの波形として は、従来(図8(A)参照)と同じアイパターンを使用 した。図3(A)に示したように、n=8のとき(ソー ス電位VS1~VS8がすべて0ボルトのとき)、電圧 ゲインGvは4であり且つ出力振幅は2.0Vppであ った。また、図3(B)に示したように、n=7のと き、電圧ゲインGvは3.5であり且つ出力振幅は1. 等価な回路となる。また、との場合、各ソース接地型ト 50 75 V p p であった。同様に、n が 6 以下の場合も、n

が「1」小さくなると、電圧ゲインG vが0.5減少 し、且つ、出力振幅が0.25Vpp減少するという関 係を有していた。図3および図4から解るように、nの 大小に拘わらず、クロスポイントのずれは実質的に零で あり、良好な出力波形が得られた。

【0046】以上説明したように、この実施の形態で は、各ソース接地トランジスタの動作点(図9参照)を 一律に変えることによって電圧ゲインGvを制御するの ではなく、信号増幅に寄与するソース接地トランジスタ の個数によって電圧ゲインG v を制御することとし、さ 10 1 - 101 - 8 に接続され、他端から零ポルトが印加さ らに、信号増幅に寄与するソース接地トランジスタの動 作点をすべてり点に設定した。したがって、この実施の 形態では、電圧ゲインGvの大きさに拘わらず、常に、 変化が小さい出力波形すなわち良好な出力波形を得ると とができる。

【0047】また、この実施の形態では、ソース接地ト ランジスタのソース電位VS1~VS8を零ポルトまた は0.8ボルトのいずれかに設定するだけでよく、ソー ス電位VS1~VS8の微調整は不要である。すなわ 且つハイレベルが0.8ポルトのデジタル信号を用いて ソース電位VS1~VS8を設定することができるの で、ソース電位生成回路の構成は非常に簡単でよい。し たがって、この実施の形態によれば、外部の制御回路の 構成を簡単にすることができる。

【0048】但し、ソース電位VS1~VS8を零ボル トまたは0.8ボルトのいずれかに設定するのではな く、アナログ的に微調整できるように、との実施の形態 に係る分布型増幅器を構成することも可能である。この 場合には、出力波形の微細な成形や電圧ゲインG vの微 30 調整を可能にすることができる。

【0049】また、この実施の形態に係る分布型増幅器 100ではソース接地トランジスタ毎にソース電位を設 定したが、ソース接地トランジスタ101-1~101 -8をブロックに分けて各ブロック毎にソース電位を設 定することとしてもよい。この場合は、ソース電位入力 端子(図1の114-1~114-8)の個数を減らす ことができるので、分布型増幅器 100を搭載した半導 体チップの電極数を削減することができる。

【0050】さらに、との実施の形態に係る分布型増幅 40 器100では、すべてのトランジスタとして電界効果ト ランジスタを使用したが、バイポーラトランジスタを使 用してもよい。との場合、ソース接地トランジスタ10 1-1~101-8に代えてエミッタ接地トランジスタ が使用され、且つ、ゲート接地トランジスタ102-1 ~102-8に代えてベース接地トランジスタが使用さ れる。

【0051】加えて、この実施の形態に係る分布型増幅 器100では増幅回路としてカスコード増幅回路を使用 したが、ソース接地トランジスタのみ或いはエミッタ接 50 を設けたのは、ゲート接地トランジスタ102-1~1

地トランジスタのみによって各セクションの増幅回路を 構成する場合にも、との実施の形態を適用することがで

【0052】との実施の形態に係る分布型増幅器100 では、ソース電位入力端子114-1~114-8から 電位VS1~VS8を印加することとしたが、ソース電 位入力端子114-1~114-8に代えて、スイッチ をそれぞれ設けることとしてもよい。この場合、これら のスイッチは、一端がソース接地トランジスタ101-れる。閉じているスイッチに対応するソース接地トラン ジスタは、ソースに零ポルトが印加されるので、ゲイン がある状態になる。一方、開いているスイッチに対応す るソース接地トランジスタは、ソース電流が流れないの で、ゲインが零の状態になる。したがって、このような 構成の分布型増幅器も、との実施の形態に係る分布型増 幅器100と同様に動作させることができる。

【0053】上述のように、分布型増幅器の用途によっ ては、クロスポイントを、ハイレベルとローレベルとの ち、この実施の形態によれば、ローレベルが零ポルトで 20 中央から意図的にずらしたい場合がある。このような場 合には、ソース接地トランジスタ101-1~101-8の動作点位置を、相互コンダクタンスg mが左右非対 称となる位置(図9の点c,d参照)に意図的に設定す ればよい。分布型増幅器100によれば、このような場 合にも、動作点の位置が電圧ゲインとともに変化すると とを防ぎ、所望の出力信号波形を得ることができる。 【0054】第2の実施の形態

> 次に、この発明の第2の実施の形態に係る分布型増幅器 について、図5を用いて説明する。

【0055】との実施の形態に係る分布型増幅器は、ゲ ート接地トランジスタのゲートバイアスが共通でない点 等で、従来の分布型増幅器700(図7参照)と異な

【0056】図5は、この実施の形態に係る分布型増幅 器500の構成を示す回路図である。

【0057】図5において、図1と同じ符号を付した構 成要素は、ぞれぞれ図1の場合と同じものを示してい

【0058】図5に示したように、分布型増幅器500 は、抵抗501-1~501-8と、キャパシタ502 - 1 ~5 0 2 - 8 と、ゲート接地トランジスタ 1 0 2 -1~102-8用のパイアス入力端子503-1~50 3-8と、ソース接地トランジスタ101-1~101 -8用のパイアス入力端子504と、キャパシタ505 とを備えている。

【0059】抵抗501-1~501-8は、一端がゲ ート接地トランジスタ102-1~102-8のゲート に接続され、他端がバイアス入力端子503-1~50 3-8に接続されている。抵抗501-1~501-8

02-8のゲートを、静電気等から保護するためである。

【0060】キャパシタ502-1~502-8は、一端がゲート接地トランジスタ102-1~102-8のゲートに接続され、他端がグランドラインに接続されている。キャパシタ502-1~502-8を設けたのは、バイアス入力端子503-1~503-8からゲート接地トランジスタ102-1~102-8のゲートへの供給電位を、安定化させるためである。

【0062】キャパシタ505は、入力側を交流終端と するために使用される。

【0063】次に、図5に示した分布型増幅器500の 動作について説明する。

【0064】第1の実施の形態と同様、分布型増幅器500の信号出力端子113には、図示しないバイアス回 20路によって、電源電位VDDが印加される。この実施の形態でも、電源電位VDDを4ボルトに設定した。また、バイアス入力端子504の電位は、0ボルトに設定した。

【0065】パイアス入力端子503-1~503-8 には、ゲート接地トランジスタ102-1~102-8 のゲートパイアスとして、電位Vc1~Vc8が印加される。この実施の形態では、電位Vc1~Vc8を、+2ボルトまたは-1ボルトのいずれかとする。ゲート接地トランジスタのゲートパイアス(電位Vc1~Vc8)が+2ボルトの場合、かかるゲート接地トランジスタにむける動作点は、ソース接地トランジスタにむける動作点は、ソース接地トランジスタにおける動作点となる。一方、ゲート接地トランジスタのゲートパイアスが-1ボルトの場合、かかるゲート接地トランジスタにおける動作点e(図9参照)と同様、電圧ゲインが零になる。

【0066】との実施の形態に係る分布型増幅器500 によっても、第1の実施の形態と同様の特性(図2~図 4参照)を得ることができた。

【0067】ゲートバイアスVc1~Vc8のうち+2ボルトに設定されるものが多いほど、分布型増幅器500の電圧ゲインGvは大きくなる。これにより、分布型増幅器100全体としての電圧ゲインGvを、9段階に調整することができる。そして、出力信号OUTの波形は、第1の実施の形態と同様、電圧ゲインGvの大小に拘わらず常に良好である。

【0068】以上説明したように、この実施の形態では、信号増幅に寄与するゲート接地トランジスタの個数によって、電圧ゲインG v を制御することとし、さら

に、信号増幅に寄与するゲート接地トランジスタの動作 点を、出力波形の変化が小さい動作点に固定した。した がって、との実施の形態では、電圧ゲインG v の大きさ に拘わらず、常に、変化が小さい良好な出力波形を得る ととができる。

【0069】また、との実施の形態では、ゲート接地トランジスタのゲートパイアスVc1~Vc8を+2ボルトまたは-1ボルトのいずれかに設定するだけでよいので、ゲートパイアスVc1~Vc8を設定する外部回路の構成は非常に簡単でよい

【0070】加えて、第1の実施の形態に係る分布型増幅器100では、ソース電位入力端子114-1~114-8に数ミリアンペア〜数十ミリアンペアの電流が流れるのに対し、との実施の形態に係る分布型増幅器500では、バイアス入力端子503-1~503-8にはほとんど電流が流れない。したがって、外部回路の設計は、第1の実施の形態の場合よりも、さらに簡単である。

【0071】但し、ゲートバイアスVc1~Vc8を+2ボルトまたは-1ボルトのいずれかに設定するのではなく、アナログ的に微調整できるように、この実施の形態に係る分布型増幅器500を構成することも可能である。この場合には、出力波形の微細な成形や電圧ゲインGvの微調整を可能にすることができる。

【0072】また、との実施の形態に係る分布型増幅器 500ではゲート接地トランジスタ毎にゲートバイアスを設定したが、ゲート接地トランジスタ102-1~102-8を複数ブロックに分けて各ブロック毎にゲートバイアスを設定することとしてもよい。この場合は、バイアス入力端子(図5の503-1~503-8)の個数を減らすことができるので、分布型増幅器500を搭載した半導体チップの電極数を削減することができる。【0073】さらに、この実施の形態に係る分布型増幅器500では、すべてのトランジスタとして電界効果トランジスタを使用したが、バイボーラトランジスタを使用してもよい。この場合、ソース接地トランジスタ101-1~101-8に代えてエミッタ接地トランジスタが使用され、且つ、ゲート接地トランジスタ102-1~102-8に代えてベース接地トランジスタが使用され、102-8に代えてベース接地トランジスタが使用され、102-8に代えてベース接地トランジスタが使用され、102-8に代えてベース接地トランジスタが使用される。

【0074】加えて、この実施の形態に係る分布型増幅器500では増幅回路としてカスコード増幅回路を使用したが、ゲート接地トランジスタのみ或いはベース接地トランジスタのみによって各セクションの増幅回路を構成する場合にも、この実施の形態を適用することができる。

【0075】第3の実施の形態

次に、この発明の第3の実施の形態に係る分布型増幅器 について、図6を用いて説明する。

50 【0076】との実施の形態に係る分布型増幅器は、ソ

(8)

ース接地トランジスタのゲートバイアスが共通でない点 等で、従来の分布型増幅器700(図7参照)と異な

【0077】図6は、この実施の形態に係る分布型増幅 器600の構成を示す回路図である。

【0078】図6において、図1と同じ符号を付した構 成要素は、ぞれぞれ図1の場合と同じものを示してい

【0079】図6に示したように、分布型増幅器600 は、抵抗601-1~601-8とキャパシタ602- 10 1~602-8と、ゲートバイアス入力端子603-1 ~603-8とを備えている。

【0080】抵抗601-1~601-8の一端は、コ プレーナ伝送線路103-1~103-8とソース接地 トランジスタ101-1~101-8のゲートとの接続 点に接続されている。また、抵抗601-1~601-8の他端は、ゲートパイアス入力端子603-1~60 3-8に接続されている。抵抗601-1~601-8 は、入力信号 I Nがバイアス入力端子603-1~60 3-8に漏れることを防止するために設けられ、例えば 20 10キロオーム程度のものが使用される。

【0081】キャパシタ602-1~602-7は、上 述の接続点と、次段のコプレーナ伝送線路103-2~ 103-8との間に設けられる。また、キャパシタ60 2-8は、上述の接続点と終端抵抗110との間に設け **られる。キャパシタ602-1~602-8は、直流成** 分をブロックして、ソース接地トランジスタ101-1 ~101-8毎に異なるゲートバイアスを印加すること を可能にする。この実施の形態に係る分布型増幅器60 0は、高周波アナログ信号用の増幅器としての用途に適 30 している。髙周波アナログ信号の用途では、キャパシタ 602-1~602-8のキャパシタンスが小さくて済 み、したがって分布型増幅器600を小さい回路規模で 実現できるからである。

【0082】次に、図6に示した分布型増幅器600の 動作について説明する。

【0083】分布型増幅器600の信号出力端子113 側には、図示しないバイアス回路によって、電源電位V DDが印加される。この実施の形態では、電源電位VD Dを4ボルトに設定した。また、ゲートバイアス入力端 40 子115には、ゲートバイアス電位VCが印加される。 この実施の形態では、ゲートバイアス電位VCを2ボル トとした。

【0084】バイアス入力端子603-1~603-8 には、ソース接地トランジスタ101-1~101-8 のゲートパイアスとして、電位Vg1~Vg8が印加さ れる。との実施の形態では、電位Vg1~Vg8を、窓 ボルトまたは-0.8ボルトのいずれかとする。ソース 接地トランジスタのゲートバイアス (電位 Vgl~Vg 8)が容ボルトの場合、かかるソース接地トランジスタ 50 数を減らすことができるので、分布型増幅器600を搭

の動作点は、点 b (図 9 参照)となる。一方、ソース接 地トランジスタのゲートパイアスが-0.8ボルトの場 合、かかるソース接地トランジスタのゲート・ソース間 電圧は-0.8ボルトとなって、このソース接地トラン ジスタはピンチオフし、したがって電圧ゲインが零にな る (図9参照)。

【0085】との実施の形態に係る分布型増幅器600 によっても、第1の実施の形態と同様の特性(図2~図 4参照)を得ることができた。

【0086】ゲートパイアスVg1~Vg8のうち零ポ ルトに設定されるものが多いほど、分布型増幅器600 の電圧ゲインGvは大きくなる。これにより、分布型増 幅器100全体としての電圧ゲインG v を、9段階に調 整することができる。そして、出力信号OUTの波形 は、第1の実施の形態と同様、電圧ゲインG vの大小に 拘わらず常に良好である。

【0087】以上説明したように、この実施の形態で は、第1の実施の形態と同様、信号増幅に寄与するソー ス接地トランジスタの個数によって、電圧ゲインGvを 制御することとし、さらに、信号増幅に寄与するゲート 接地トランジスタの動作点を点bに固定した。したがっ て、この実施の形態では、電圧ゲインGvの大きさに拘 わらず、常に、変化が小さい良好な出力波形を得ること ができる。

【0088】また、この実施の形態では、ソース接地ト ランジスタのゲートバイアスVg 1~Vg 8 を零ポルト または-0.8ボルトのいずれかに設定するだけでよい ので、ゲートパイアスVg1~Vg8を設定する外部回 路の構成は、非常に簡単でよい。

【0089】加えて、第1の実施の形態に係る分布型増 幅器 100では、ソース電位入力端子 114-1~11 4-8に数ミリアンペア~数十ミリアンペアの電流が流 れるのに対し、この実施の形態に係る分布型増幅器60 … 0では、バイアス入力端子603-1~603-8には ほとんど電流が流れない。したがって、外部回路の設計 は、第1の実施の形態の場合よりも、さらに簡単であ

【0090】但し、ゲートバイアスVg1~Vg8を零 ボルトまたは-0.8ボルトのいずれかに設定するので はなく、アナログ的に微調整できるように、この実施の 形態に係る分布型増幅器600を構成することも可能で ある。この場合には、出力波形の微細な成形や電圧ゲイ ンGvの微調整を可能にすることができる。

【0091】また、との実施の形態に係る分布型増幅器 600ではソース接地トランジスタ毎にゲートバイアス を設定したが、ソース接地トランジスタ101-1~1 01-8を複数プロックに分けて各ブロック毎にゲート バイアスを設定することとしてもよい。この場合は、バ イアス入力端子(図5の603-1~603-8)の個

載した半導体チップの電極数を削減することができる。

【0092】さらに、この実施の形態に係る分布型増幅器600では、すべてのトランジスタとして電界効果トランジスタを使用したが、バイボーラトランジスタを使用してもよい。この場合、ソース接地トランジスタ101-1~101-8に代えてエミッタ接地トランジスタが使用され、且つ、ゲート接地トランジスタ102-1~102-8に代えてベース接地トランジスタが使用される。

【0093】加えて、この実施の形態に係る分布型増幅 10 器600では増幅回路としてカスコード増幅回路を使用したが、ソース接地トランジスタのみ或いはエミッタ接地トランジスタのみによって各セクションの増幅回路を構成する場合にも、この実施の形態を適用することができる。

[0094]

【発明の効果】以上詳細に説明したように、本発明によれば、増幅回路毎または増幅回路のブロック毎ににゲインを設定することによって、良好な出力波形を得ることができる。

【図面の簡単な説明】

【図1】第1の実施の形態に係る分布型増幅器の構成を 示す回路図である。

【図2】第1の実施の形態に係る分布型増幅器の特性を 示すグラフである。

【図3】第1の実施の形態に係る分布型増幅器の特性を示すグラフである。

【図4】第1の実施の形態に係る分布型増幅器の特性を*

*示すグラフである。

(9)

【図5】第2の実施の形態に係る分布型増幅器の構成を 示す回路図である。

【図6】第3の実施の形態に係る分布型増幅器の構成を 示す回路図である。

【図7】従来の分布型増幅器の構成を示す回路図である。

【図8】従来の分布型増幅器の特性を示すグラフであ ス

10 【図9】従来の分布型増幅器の特性を示すグラフである。

【符号の説明】

100 分布型増幅器

101-1~101-8 ソース接地電界効果トランジ スタ

102-1~102-8 ゲート接地電界効果トランジ スタ

103-1~103-8 コプレーナ伝送線路

104-1~104-8 コブレーナ伝送線路

20 105-1~105-8 コプレーナ伝送線路

106-1~106-8 コプレーナ伝送線路

107-1~107-8 キャパシタ

108, 109 キャパシタ

110, 111 抵抗


112 信号入力端子


113 信号出力端子


114-1~114-8 ソース電位入力端子

115 ゲートパイアス入力端子


【図1】








[図4]




第1の実施の影態の動作(その3)


【図5】




[図6]



【図7】



【図8】



從來技術の動作(その1)

フロントページの続き

下ターム(参考) 5J067 AA04 AA13 AA21 CA00 FA00 HA09 HA25 HA29 KA68 LS13 MA04 MA17 SA13 TA02 TA03 SJ069 AA04 AA13 AA21 CA00 FA00 HA09 HA25 HA29 KA68 MA04 MA17 SA13 TA02 TA03 SJ092 AA04 AA13 AA21 CA00 FA00 HA09 HA25 HA29 KA68 MA04 MA17 SA13 TA02 TA03 SJ092 AA04 AA13 AA21 CA00 FA00 HA09 HA25 HA29 KA68 MA04 MA17 SA13 TA02 TA03 SJ500 AA04 AA13 AA21 AC00 AF00 AH09 AH25 AH29 AK68 AM04 AM17 AS13 AT02 AT03

The state of the s